fpga(跡地)

[Altera][TSR] get_clocks

Usage

get_clocks [-nocase] [-nowarn] <filter>

Options

-nocase

Specifies the matching of node names to be case-insensitive

-nowarn

Do not issue warnings messages about unmatched patterns

Valid destinations (string patterns are matched using Tcl string matching)

Description

デザイン内のclockのコレクションを返します．
他のコマンドの引数として使うとき（例えば，"set_multicycle_path"のオプション"-from"か"-to"のような），そのclock内の各ノードは，コレクション内のclocksによって駆動される全てのノードを意味します．

# The following multicycle constraint applies to all paths ending at registers
# driven by clk
set_multicycle_path -to [get_clocks clk] 2

コレクションのフィルタは，ワイルドカードのTcl listであり，続いて標準TclまたはTimeQuestextension置換規約*1が必要です．
詳細は，"use_timequest_style_escaping"を参照ください．

Example

project_open chiptrip
create_timing_netlist
read_sdc
update_timing_netlist
set clocks [get_clocks c* -nocase]
foreach_in_collection clk $clocks {
  set name [get_clock_info -name $clk]
  set period [get_clock_info -period $clk]
  puts "$name: $period"
}
delete_timing_netlist
project_close

注意事項

英語力の弱い人が適当に訳しています．自分では意味がわかるようにとれたものと，そうでないものとがあります．概要理解の参考にしていただければ幸いですが，オリジナルの英文を参照されることを強く推奨いたします．