fpga(跡地)

(S)CSR	Control Status Register
(M)descriptor_read	Descriptorをメモリにおいて，DMA moduleが値を読むのに使う(src/destなどがchain linkできる)
(M)descriptor_write	Descriptorをメモリにおいて，DMA moduleが値を書き込むのに使う(Status Areaがある)
(M)m_read/(M)write	実際にデータをR/Wするためのクチ．（descriptorと共通にはならなかったようだ...）
(M)out/(S)in	メモリから取ってきたデータを，別のモジュールへ吐き出すクチ．

→ドキュメント直訳＋αへ

[SOPC] Bridge

Master - Slaveのインターコネクトを途中で集約することで，大量の配線引き回しを抑制できる．

Bridgeを通すことで，信号強度も復帰するため，（レイテンシ増加はするが）fMaxをあげることが想像できる．

また，設定方法によって，以下の名称をもつようだ．

[N2EVAL-3C25N] FLASH ROM(P28F256)について

"cyclone3_handbook.pdf" Active Parallel の説明を参照されたい．

接続については，Active Parallel（AP）によるconfigurationを行うため，FPGAの規定の端子へデバイスを接続する必要がある模様．
また，configuration後は，ソレに従うので，この物理接続を踏襲するようなpin assignが必要となる．
Wait信号は，asyncで使う分には不要（AP configuration ignores the WAIT signal during configuration mode.）であり，asyncroで使う場合には無視すればよい．（配線されているのであればinputにして捨てておく必要がある．optimizeにも注意）

CLK should be tied to a valid VIH level,
WAIT signal can be floated 
ADV# must be tied to ground.

"cyclone3_handbook.pdf"の更新履歴(May 2008 v2.0)より，"Removed RDY pin and replaced with a normal I/O to monitor the WAIT signal"とある．
"CycloneIII_SB_3C25.pdf" sheet 6では，FLASH_WAITがRDY/DQ1R3(Bank6,H13＠EP3C25F324C8)に接続されているが，実体は未使用ということだろう．

アドレス信号についても，256Mbit FLASHなので，A25は未使用．schematic上は接続されているが，デバイス側NCとなっています．上位互換で，容量の大きいものを刺したときを考慮しているのでしょう．

信号メモ

control signals
	DCLK, clock(CLK)
	nRESET, active-low reset (RST#)
	FLASH_nCE, active-low chip enable (CE#)
	nOE, active-low output enable (OE#)
	nAVD, active-low address valid (ADV#)
	nWE, active-low write enable (WE#)
	general input, WAIT
adr/data signals
	DATA[15..0]
	PADD[23..0]

デバイスから探す端子設定用情報

I2Cインタフェース

I2C pin	MAX II 内部結線	Direction	HSMC name	HSMC pin	FPGA pin
HC_I2C_SCLK	I2C_SCLK <= HC_I2C_SCLK	FPGA.output	HSMC_SCL	HSMC#34	F3
I2C_SDAT	I2C_SDAT <=(MAX3378)<= HC_I2C_SDAT	FPGA.inout	HC_I2C_SDAT	HSMC#33	E1

オーディオインタフェース

WM8731 pin	MAX II 内部結線	Direction	HSMC name	HSMC pin	FPGA pin
MCLK	AUD_XCK <= HC_AUD_XCK	FPGA.output	HSMC_CLKOUT0	HSMC#39	A1
BCLK	AUD_BCLK <= HC_AUD_BCLK	FPGA.output	HSMC_TX_p10	HSMC#113	E17
DAC_DAT	AUD_DACDAT <= HC_AUD_DACDAT	FPGA.output	HSMC_TX_n9	HSMC#109	R1
DAC_LRCK	AUD_DACLRCK <= HC_AUD_DACLRCK	FPGA.output	HSMC_TX_p9	HSMC#107	R2
ADC_DAT	HC_AUD_ADCDAT => AUD_ADCDAT	FPGA.input	HSMC_CLKIN0	HSMC#40	A9
ADC_LRCK	AUD_ADCLRCK <= HC_AUD_ADCLRCK	FPGA.output	HSMC_TX_n8	HSMC#103	M1

SDカードインタフェース（SPIアクセス時）

SD pin	symbol name	Direction	HSMC name	HSMC pin	FPGA pin name
CMD/DI	HC_SD_CMD	FPGA.output	HSMC_D3	HSMC#44	FPGA-L6
DAT/DO	HC_SD_DAT	FPGA.input	HSMC_D5	HSMC#48	FPGA-M3
DAT3/CS	HC_SD_DAT3	FPGA.output	HSMC_D8	HSMC#53	FPGA-N8
CLK	HC_SD_CLK	FPGA.output	HSMC_TX_p8	HSMC#101	FPGA-M2

コメント（0件）

[Altera][QSF] TSU_REQUIREMENT

2008/11/11未分類import

免責

英語力の弱い人が適当に訳しています．自分では意味がわかるようにとれたものと，そうでないものとがあります．概要理解の参考にしていただければ幸いですが，オリジナルの英文を参照されることを強く推奨いたします．

対象ファイル："mnl_qsf_reference.pdf"

[Altera][QSF] TSU_REQUIREMENT

入力(データ)端子に対する，許容される最大のclock setup時間を指定します．
"setup time"は，データ入力端子またはenable入力端子経由でレジスタに流れ込むデータで，clock端子にレジスタの時間を計るclock信号がアサートされる前に，入力端子に現れる必要があるようなデータの時間の長さです．

意訳) あるレジスタの，clockやdata信号が入力される必要のある時間（setup timeやね）

入力(データ)端子に対する，許容される最大の"clock setup time(tSU)"を指定します．
"setup time"は，データ入力端子またはenable入力端子経由でレジスタに流れ込むデータで，clock端子にレジスタの時間を計るclock信号がアサートされる前に，入力端子に現れる必要があるようなデータの時間の長さです．

あなたは，特定のsourceとdestinationまたは，wilodカードやtimegroupを含むすべての正しいノード間の"tsu Requirement timing assignment"を指定できます．

Type

Time （valueアイテムは時間指定となります．）

Device Support

この設定は，どのようなAlteraデバイスファミリー向けのプロジェクトでも使えます．

Notes

この指定は，ワイルドカードに対応します．
この指定は，どのような複製されたノードにもコピーされます．

Syntax

set_global_assignment -name TSU_REQUIREMENT <value>
set_instance_assignment -name TSU_REQUIREMENT -to <to> -entity <entityname> <value>
set_instance_assignment -name TSU_REQUIREMENT -from <from> -to <to> -entity<entity name> <value>

Example

set_instance_assignment -name tsu_requirement 3ns -from pin -to reg
set_instance_assignment -name tsu_requirement 3ns -to pin
set_instance_assignment -name tsu_requirement 3ns -from clk -to pin
set_instance_assignment -name tsu_requirement 3ns -to pin_bus*

訳注：
"clock to output" と "clock-to-output" とで差がある??
オリジナルで2節の違いはそこだけ..

set_global_assignment -name TCO_REQUIREMENT <value>
set_instance_assignment -name TCO_REQUIREMENT -to <to> -entity <entityname> <value>
set_instance_assignment -name TCO_REQUIREMENT -from <from> -to <to> -entity<entity name> <value>

Example

# Specific clk to pin path
set_instance_assignment -name tco_requirement 5ms -from clk -to pin
# From clk to any output pin
set_instance_assignment -name tco_requirement 5ms -to clk
set_instance_assignment -name tco_requirement 5ms -from clk -to *
# From any clock to pin
set_instance_assignment -name tco_requirement 5ms -to pin
set_instance_assignment -name tco_requirement 5ms -from * -to pin