fpga(跡地)

[Altera][TSR] get_ports

Usage

get_ports [-nocase] [-nowarn] <filter>

Options

-nocase

Specifies case-insensitive node name matching

-nowarn

Do not issue warnings messages about unmatched patterns

Valid destinations (string patterns are matched using Tcl string matching)

Description

デザイン内の，（design inputとoutput）portのコレクションを返します．

コレクションのフィルタは，ワイルドカードのTcl listであり，続いて標準TclまたはTimeQuestextension置換規約*1が必要です．
詳細は，"use_timequest_style_escaping"を参照ください．

Example

project_open chiptrip
create_timing_netlist
# Get all ports starting with "In".
set ports [get_ports In*]
foreach_in_collection port $ports {
  puts [get_port_info -name $port]
}
delete_timing_netlist
project_close

注意事項

英語力の弱い人が適当に訳しています．自分では意味がわかるようにとれたものと，そうでないものとがあります．概要理解の参考にしていただければ幸いですが，オリジナルの英文を参照されることを強く推奨いたします．