[Q2HB] PLL
[SOPC][IP] PLL
refer to:"Volume 5: Embedded Peripherals","Section VI. Clock Control Peripherals", "31. PLL Core"
Core Overview
Avalon-MM I/Fをもつ,Stratixシリーズ/Cycloneシリーズ搭載のオンチップPLLコアである.PLLコンポーネントは,Mega FunctionのALTPLLを用いており,ラッパーコアとなる.SOPC Builderから実装するメリットとしては,status/control signalをMMレジスタからアクセス・参照することができる.
用途は,システム全域のクロック生成・モジュールの一部に供給するクロックの生成,である.
Function Description
PLL Status and Control Signals
ALTPLL Mega Fuctionはパラメタライズされていることから,ステータス・コントロール信号は可変長となる.所望のステータス信号・コントロール信号をSOPC Builder systemモジュール外に出すことができる.排他的に,Avalon-MM レジスタ経由でアクセスができる.
設定方法は,Instantiating the Core in SOPC Builderを参照のこと.
System Reset Considerations
FPGAのコンフィレグレーションにおいて,PLLコアは自動的にリセットします.PLLに与えられたリセット回路は,SOPC Builder systemモジュール全域へのリリースを解除する前に,PLLがロックすることを保障します.
注:PLLをリセットすることは,関連するSOPC Builder system moduleをリセットします.
Instantiating the Core in SOPC Builder
PLLコアは,ALTPLL Mega Functionを用いています.MegaWizardインタフェースを用いて,ユーザがステータス・コントロール信号の接続を指定します.
"PLL Setting"にて,ALTPLL MegaWizardを起動します.ここで,[1]Parameter Settingの"Inputs/Lock"ページで,"Lock output"グループに, Create "locked" outputチェックボックスがあります.これにチェックを入れると,PLL lock状態の信号が,SOPC Buidlerシステムモジュールのtop level moduleに出力されます.
その後,"Interface Page"にて,それの信号を出力する先を選択することができます.(registerかexportか)
ALTPLL Name | Input / Output | Avalon-MM PLL Wizard Name | Default Behavior | Description |
---|---|---|---|---|
areset | input | PLL Reset Input | デバイスコンフィグレーション時のみPLL初期化 | PLLおよびシステムモジュールをリセットする |
pllena | input | PLL Enable Input | 常にenable | PLLをenableにする信号.. |
pfdena | input | PFD Enable Input | 位相-周波数検出器は有効 | 検出器を有効にする.クロックリファレンスを切り替えるときに使う? |
locked | output | PLL Locked Output | - | 入力クロックにPLLがロックしたときにアサートされる |
※aresetは,PLLのみをリセットするのではなく,SOPC Builder system module全域をリセットします.
注意事項
英語力の弱い人が適当に訳して抜粋,補強しています.
あやしいな,と思ったらご指摘いただけますと幸いです.
なお,オリジナルの英文を参照されることを強く推奨いたします.